(주)대화모터

(5) MOSFET

1) MOSFET의 구조

MOSFET(Metal oxide semiconductor FET)는 CMOS로 마이크로 프로세서 등의 LSI에 사용 되고 있으며 파워 MOSFET로서도 고속, 대전력 제어소자로 폭 넓게 사용되고 있다. 반도체 재료로써 Si를 사용하면 Si의 산화막이 SiO2이기 때문에 산화막이 쉽게 생기고 형성된 산화막과 Si와의 계문준위가 매우 적어 우수한 MOS 구조를 형성할 수 있다. 또 미세구조가 용이하게 이루어지므로 매우 고속이며 집적도가 높은 LSI가 가능하게 되어 폭발적으로 보급되고 있다.

2) 개요

① 구조와 밴드도 MOSFET의 그림1의 MOS 다이오드의 구조와 밴드도를 나타낸다.

산화막과 반도체 사이에 이상한 준위가 존재하지 않는 경우, 그림과 같이 밴드가 평탄한 상태로 된다.

② 다이오드에 전압을 걸었을 때

그림2를 보면 먼저 금속 측에 부(-)의 전압 VG를 인가하면 금속의 페르미 준위는 그림4(a) 와 같이 VG만 상승한다. 그러면 P형 기판의 다수 캐리어인 정공은 이 부(-)전위에 끌려 산화물과의 계면에 모인다. 이 상태를 축적층 상태라 부른다.
다음으로 금속에 정(+)의 작은 전압을 걸면 금속의 페르미 준위는 그림2(b) 와 같이 VG만 하강한다. 이 정(+)전위에 의해 P형 기판 내의 정공은 산화물의 계면에서 기판 측으로 쫓겨 캐리어인 정공이 없는 공핍층이 형성된다.
또한 큰 정전압을 금속에 걸면 그림2(C)와 같이 P형 기판내의 전자가 그 높은 VG에 끌려 산화물의 계면으로 모이고 전자로 이루어진 층을 형성한다. 본래 P형층 내부에서 다수 캐리어는 정공이므로 그 반대의 극성을 가진 전자가 층을 형성하는 것에서 '반전층' 이라 불리고 있다.

그림3에 MOSFET의 구조와 동작을 나타낸다. VGS가 VT 이상의 전압으로 되면 소스-드레인 사이에 전류가 흐른다. 이 VT를 '스레스홀드(thresshold) 전압'이라 한다. 먼저 VGS < VT일 때는 앞에 나온 그림2(b) 상태이기 때문에 게이트 바로 아래에는 공핍층이 형성되고 드레인에서 소스로는 전류가 흐르지 않는다. 그림3(b)와 같이 VGS에 스레스홀드 전압 VT 이상의 전압이 인가되면 그림2의 ⓒ의 상태로 되어 게이트 바로 아래에 반전층이 형성된다. 이 반전층에는 자유전자가 다수 존재하므로 드레인에서 소스로 전류가 흐른다. 이 반전층에서 형성되는 전류통로를 '채널' 이라 하며 그림의 경우는 N형이 형성되므로 N채널이라 한다.

3) NMOSFET의 VDS-ID 특성

① 구조와 밴드도 MOSFET의 그림1의 MOS 다이오드의 구조와 밴드도를 나타낸다.

산화막과 반도체 사이에 이상한 준위가 존재하지 않는 경우, 그림과 같이 밴드가 평탄한 상태로 된다.

② 다이오드에 전압을 걸었을 때

VGS > VT로 되는 점에서 ID가 흐르기 시작하고 VGS가 커짐에 따라 ID가 커지는 인해스먼트 모드 FET로 된다. 또한 핀치오프 전압이나 ID가 포화되는 현상은 JFET와 같은 개념이다.